今年はマイクロチップの年であり、不足に関する議論が盛んに行われているが、チップ製造技術の進歩は私たちの機器に革命を起こすと期待されている。
世界最大手のチップメーカー各社は、今後 10 年以内にパフォーマンスと効率が大幅に向上すると約束しており、その要因としてトランジスタ スタッキングという同じ手法を挙げています。
IBMとサムスンは、サンフランシスコで開催されたIEDMカンファレンスにおいて、トランジスタを垂直方向に積み重ねる新技術を発表しました。両社はこの手法により、性能向上または効率向上が期待できると主張しています。また、インテルも同じカンファレンスで、トランジスタを3D方向に積み重ねることで、限られたスペースにより多くのトランジスタを収容できる手法を発表しました。
インテルは、1965年にゴードン・ムーアが提唱した「ムーアの法則」によって確立されたトレンドを継続したいという意向を頻繁に表明しています。ムーアの法則とは、集積回路内のトランジスタ数は約2年ごとに倍増するというものです。半導体業界は何十年もこの前提に基づき、2年ごとにダイサイズの縮小を推進してきました。しかし、その複雑さゆえに、インテルのような企業はより高度なマイクロアーキテクチャへの移行を遅らせざるを得ませんでした。インテルの場合、それは競合他社に遅れをとり、Appleをはじめとする有名顧客を失うことを意味しました。ダイサイズの縮小がますます困難になる中、チップメーカーは現代のコンピューティングの中核を担うコンポーネントをアップグレードするための新たな方法を模索しています。
今日のチップはシリコン表面に平らに配置され、金属層からの電流はソースに向かって水平に流れます。Samsung/IBMとIntelが説明した技術を用いると、トランジスタは上下に配置され、電流は垂直に流れます。Intelによると、NMOSトランジスタとPMOSトランジスタを横に並べるのではなく、積み重ねることで、一定面積内のトランジスタ数を30%から50%増やすことができます。トランジスタの数が増えるということは、より複雑な命令を実行できることを意味します。
「デバイスを直接積み重ねることで、明らかに面積を節約できます」と、インテルのコンポーネント研究グループのディレクター兼シニアプリンシパルエンジニアであるポール・フィッシャー氏はロイター通信のインタビューで語った。「相互接続の長さを短縮し、エネルギーを大幅に節約することで、コスト効率が向上するだけでなく、パフォーマンスも向上します。」
一方、サムスンとIBMは、自社の技術をVTFET（垂直輸送電界効果トランジスタ）と呼び、FinFET設計と比較して2倍の性能、あるいは85%の電力効率向上を実現できると主張しています。両社は、スタッキングによって性能限界を克服したり、エネルギーの無駄を抑えながらプロセスを完了したりできると主張しています。
Engadgetの報道によると、IBMとSamsungは、この技術により将来、1回の充電で1週間も使えるスマートフォンが実現する可能性があると主張している。また、仮想通貨マイニングのような電力を大量に消費する特定のタスクでは、大幅な効率向上が見込まれ、二酸化炭素排出量の大幅な削減につながるだろう。
この技術はまだ初期段階にあり、実現可能なソリューションとするには、熱管理をはじめとするいくつかの潜在的な障害に対処する必要があります。垂直に積層されたトランジスタを搭載した最初のチップがいつ登場するかは未定ですが、すぐに実現するとは期待できません。2011年、Intelは平面MOSFETのプレーナー設計から、電力効率を向上させる3D構造のFinFETに移行しました。
今年初め、インテルは2024年にIntel 20AチップでRibbonFETと呼ばれる新しいトランジスタ設計に移行すると発表しました。この新しい構造は、ゲートに囲まれたリボン状のチャネルを使用することで、より小さなフットプリントでより高速なパフォーマンスを実現します。垂直スタッキングは、高性能コンピューティングまたは低消費電力コンピューティングの新たな時代を切り開く可能性のある次のステップとなるでしょう。
